FinFET 静电保护设计研究 (ARD/170)

随着CMOS技术尺寸缩小到20nm以下，传统的平面器件对於沟道的较弱栅控已经无法满足尺寸缩小和漏电的要求。FinFET(Fin Field Effect Transistor) 技术作為新一代的CMOS技术而出现。与传统的平面MOS晶体管相比，FinFET技术因其具有3D的沟道结构而可以有更强的栅控能力和更低的漏电流。但是，FinFET工艺同时也对静电保护设计(ESD)提出了新的挑战。其中一个挑战是由工艺尺寸缩小所引起的。静电设计窗口会随着栅氧击穿电压的降低而缩小。另外，由於其具有3维细鳍的结构，其中的热传导和电荷放电都会非常困难。传统的栅接地NMOS（GGNMOS）和二极管的静电保护效果会受到极大影响。而且，有效的静电泄放路径也会受到FinFET工艺规则的限製而变窄。本项目将着重研究静电防护的仿真与设计方法学。利用TCAD（计算机辅助设计）仿真，可以对FinFET结构的传输线脉衝曲线和静电防护能力进行研究，并将研究器件参数与静电保护能力之间的内在联係。