三維封裝及硅通孔技術

三維封裝及硅通孔技術

  • 應科院的三維封裝平台已建立了全面的三維封裝方案, 包括封裝設計(如堆疊封裝POP, 硅通孔TSV等)、工藝建模與仿真(如通孔形成、通孔填充等)及表現特性分析, 均可應用於不同電子產品上 (如記憶體、中央處理器等)。

    用於三維互連工藝的軟件

    三維集成電路能夠廣泛應用到眾多的電子產品中,如記憶體、CMOS圖像傳感器(CIS)、射頻集成電路(RFIC)和微機電系統(MEMS)等。作為主要的三維互連製造工藝,銅電鍍工藝會受到諸多參數(如硅通孔尺寸、電化學和物理現象)的影響,工業界只能通過試錯法來優化工藝及確定配比參數,此方法不僅耗時,而且成本高昂。

    應科院開發了一套軟件模擬銅電鍍工藝,以確定三維互連製造的精確優化工藝窗口,從而縮短基於三維集成電路的電子產品進入市場的週期。此軟件嵌入了通過眾多實驗驗證過的數值模型,包括四個主要的組件:用戶界面、計算引擎、優化工藝視窗和結果顯示。此模擬和優化軟件對於銅電鍍工藝的優化工藝窗口的預測準確度能夠達到90%以上。

    特點

    • 硅通孔級別、晶圓級別及銅電鍍工藝的協同模擬仿真引擎
    • 二維和三維模擬結果顯示

    應用

    • 作為離線或線上模擬工具來幫助硅通孔製造商優化其工藝參數
    • 作為線上預測器來幫助電鍍設備供應商確定其設備最佳工藝窗口
    • 作為離線模擬器來幫助硅通孔電鍍材料供應商開發新型的添加劑
    ASTRI’s software user interface, including wafer pattern input (upper left), 3D simulation result visualization (upper right), key factor analysis (bottom left), and optimal process window (bottom right)
    應科院軟件的用戶界面,包括晶圓圖形的輸入(左上)、三維模擬結果的顯示(右上)、主要參數的分析(左下)和優化工藝窗口(右下)

    通孔CMOS圖像傳感器晶圓級封裝

    利用高分子材料進行硅通孔絕緣的CMOS圖像傳感器是首個低成本的硅通孔圖像傳感器,成功用於 0.3MP 及 5MP,良率高於95%。利用低溫沉積技術的優勢, 生產良率因此大幅提升, 亦能保持原有性能而不遜於任何傳統封裝技術。

    特點

    • 廉價和成熟的生產技術
    • 低溫絕緣層沉積技術 – 常溫化學氣相沉積聚合物絕緣
    • 特殊晶圓級封裝設計達成完全或接近防水氣滲透
    • 能通過市場上的常規可靠性測試
    • 兼容表面焊接技術

    應用

    • 移動電子產品
    • 無線手持設備, 例如內存及處理器等電子應用

    topview